CLKSRC
位
描述
初始值
RESERVED
[31:21]
-
0x00000
SEL_CAMCLK
[20]
CAMCLK分割器的源时钟
0 : EPLL
1 : MPLL
0
SELHSSPI1
[19]
HS-SPI1时钟
0 : EPLL(分)
1 : MPLL(分)
0
SELHSSPI0
[18]
HS-SPI0时钟
0 : EPLL(分)
1 : MPLL(分)
0
SELHSMMC1
[17]
HSMMC1时钟
0 : EPLL(分)
1 : EXTCLK
0
SELHSMMC0
[16]
HSMMC0时钟
0 : EPLL(分)
1 : EXTCLK
0
SELI2S
[15:14]
i2s时钟源选择
00 : 分隔时钟
01 : 外部I2S时钟
1x : EpllRefClk
0
SELI2S_1
[13:12]
I2S_1时钟源选择
00 : 分隔时钟
01 : 外部I2S时钟
1x : EpllRefClk
0
RESERVED
[11:9]
-
0
SELESRC
[8:7]
选择EPLL参考时钟
10 : XTAL
11 : EXTCLK
与MPLL参考时钟相同不要同时配置SELESRC &SELEPLL寄存器。
0
SELEPLL
[6]
EsysClk选择
0 : EPLL参考钟
1 : EPLL输出
0
RESERVED
[5]
-
0
SELMPLL
[4]
MSYSCLK选择
0 : MPLL参考时钟(通过时钟分配器产生)
1 : MPLL输出
0
SELEXTCLK
[3]
配置MPLL参考时钟分配器
0 : 不要使用MPLL参考时钟分配器(即1/1分配比)
1 : 使用MPLL参考时钟分配器(参见EXTDIV字段CLKDIV)
0
RESERVED
[2:0]
-
0x0
HCLK：为优秀的高性能总线（AHB bus peripherals）供给时钟信号
