解决vivado synthesis后原理图模块被综合掉的问题

解决方法： 1、在顶层例化模块时，即使某些输入端没作用，也要例化，并赋值； 2、查看模块与模块间的引脚是否全部正确定义，wire类型也要定义。