1.C语言中条件表达式的通用形式如下：
exp0=exp1？exp2：exp3
如果exp1为真（非0），那么把exp2的值赋给exp0；如果exp1为假（0），那么把exp3的值赋给exp0。
2.verilog语法中也有类似C语言中的条件表达式
如下：
inout sda；
assign sda=（flag==1）？data_buf:1'bz;
当flag==1时，sda的值等于发送的数据的data_buf（sda相当于output类型），
当flag==0时，sda的值变成高阻态（sda相当于input类型）。
