《 微型计算机原理与接口技术 》期末复习资料
2011年01月02日
一、单项选择题（每小题2分，共12分）
1．8088CPU中的数据寄存器是指（ A ）
（A）AX、BX、CX、DX （B）SI 、DI
（C）SP、BP （D）CS、IP
2．8088工作于最小方式，在T1时钟周期时用ALE锁存地址信息的主要原因是（ D ）。
（A）总线驱动器的要求 （B） 总线控制器的要求
（C）A和 B （D） 地址信号线中有多功能复用线
3．可以在字节I/O操作时作为端口间接寻址寄存器的是（ C ）
（A） AX （B）AL （C） DX （D）DL
4．执行指令XOR AX，AX之后，SF和ZF的值是（ B ）
（A）0和0 （B）0和1 （C）1和0 （D）1和1
5．8088 CPU的一个最基本的总线周期的时钟周期数是（ C ）
（A） 2 （B）3 （C） 4 （D）5
6．8088 CPU内部被设计成EU和BIU两个独立的功能部件，其中负责信息传送的是（ B ）
（A）EU （B） BIU
二、填空题（每空1分，共12分）
1．8088CPU最多允许处理 256 种类型的中断，中断向量表在内存的地址范围是 0~03FFH 。
2．8088响应中断时压入堆栈的有 CS 、 IP 和状态标志寄存器。
3．用8K×8的SRAM芯片组成256KB的存储器，需要 32 块SRAM芯片，需要 13 根地址线用于片内寻址，至少需要 5 根地址线用于片选译码。
4．8088存储器采用分段结构，段起始地址称为段基址，段基址最低4位的值是 0 。
5．8088传送变量偏移的指令有MOV和 LEA 。将某些位置1其它位保留不变的逻辑指令是 OR 。
6. 指定8088汇编程序段定义结束的伪指令是 ENDS 。一个8088汇编程序必须有的段是 代码段 。
三、判断题（每题1分，共6分）
VAR1是字节变量，CONST1是字常量，告警也视为有错。
错1． MOV AX，VAR1
错2． MOV AX，[BX] [BP]
错3． MOV ES，CONST1
对4． JMP DWORD PTR [BX]
对5． IN AX，34H
对6． MOV DS，BP
四、8088寻址（每小题2分，共10分）
VAR1是偏移为20H的字变量，CON1是字节常量。请指出下列指令中源操作数的寻址方式，若源操作数为存储器操作数，写出物理地址的计算公式。
1． MOV AL， WORD PTR[BP]
源操作数： 寄存器间接 寻址；
源操作数的物理地址PA= （SS）×10H＋（BP）
2． MOV AL，CON1
源操作数：立即数 寻址；
源操作数的物理地址PA= （无，不写）
3． INC VAR1
操作数： 直接 寻址；
源操作数的物理地址PA= （DS）×10H＋20H
4． ADD AX，WORD PTR SS：VAR1[BX+DI]
源操作数： 基址变址相对 寻址；
源操作数的物理地址PA= （SS）×10H＋（BX）＋（SI）
5． MOV AX, VAR1[BX]
源操作数：寄存器相对 寻址；
源操作数的物理地址PA= （DS）×10H＋（BX）＋20H
五、简答题（每小题5分，共10分）
（1）外部中断包含哪5个主要步骤？
答：外部中断包含哪5个主要步骤：中断请求、中断判优、中断响应、中断服务、中断返回（每步1分）。
（2）解释80386的段描述符。一个段描述符有多少位？
答：段描述符是描述段的基地址、段界限和段属性等的数据结构（3分）。一个段描述符有64位（2分）。
六、可编程中断控制器8259A（7分）
3片8259A级联管理22级INTR中断，边沿触发，一般EOI，非缓冲方式。主片的IR4和IR5中断请求端用于级联从片。已知主片8259A的端口地址为120H、121H，中断类型码为78H~7FH。级联到主片IR5的从片8259A的端口地址为0B4H、0B5H，中断类型码为80H~87H。请写出主片及主片的IR5级联的从片8259A的初始化程序段。（6分）
图1 8259A ICW1、ICW4及内部寄存器寻址
每个ICW值0.5分（共4分）、传送、输出和端口寻址各1分
主片：MOV AL，11H主片的IR5连的从片：MOV AL，11H
MOV DX，120H OUT 0B4H，AL
OUT DX，AL
MOV AL，78H MOV AL，80H
MOV DX，121H OUT 0B5H，AL
OUT DX，AL
MOV AL，30H MOV AL，05H
OUT DX，AL OUT 0B5H，AL
MOV AL，11H MOV AL，01H
OUT DX，AL OUT 0B5H，AL
七、存储器译码电路的分析与设计（8分）
某最大模式8088系统采用8K×8的SRAM芯片构成16KB的存储器。请问要用多少片SRAM芯片构成存储器？并要求其地址范围为0E8000H－0ECFFFH之间。利用74LS138和适当的门电路设计该存储器与CPU的连接图。
答：数据总线、片内选择线、片选信号线、74LS138 CBA端连接、74LS138使能端、MEMW、MEMR端连接各2分。
片内选择线：A0~A12；
片选信号线：接74LS138的Y4和Y5；
74LS138 CBA端分别连接：A15~A13
74LS138使能端、MEMW、MEMR连接：略（变化多）；
八、程序阅读题（每小题5分，共15分）
（1）写出下列程序段执行后AX的内容：
MOV CL，4
MOV AX，0AFH
ROR AX，1
ROL AX，CL
写出下列两程序段的功能：
答：程序段执行后AX的内容是578H。
（2）FIRST是长度为10的字数组
MOV CX，10
MOV BX，0
LOP1: PUSH WORD PTR FIRST[BX]
ADD BX，2
LOOP LOP1
MOV CX，10
MOV BX，0
LOP2: POP WORD PTR FIRST[BX]
ADD BX，2
LOOP LOP2
答：将长度为10的字数组FIRST逆序存放。
（3） CLD
MOV SI，OFFSET FIRST
LEA DI，SECOND
MOV CX，0F00H
REP MOVSW
答： 将数据段中以FIRST为始址的0F00H个字单元数据（按增地址方向）传送到附加段SECOND中。
九、汇编语言编程（20分）
（1） 编写1个完整的汇编语言程序，求三个无符号字变量X、Y和Z中较大的两个数的和，和存入AX（不考虑溢出，10分）。
DSeg SEGMENT
X DD 66778899H
Y DD 66778899H
Z DB 12345678H
DSeg ENDS
CSeg SEGMENT
ASSUME CS:CSeg,DS:DSeg
start: MOV AX,DSeg
MOV DS,AX
MOV AX,X
MOV BX,Y
MOV CX,Z
CMP AX,BX
JAE next1
CMP AX,CX
JAE addaxbx
MOV AX,CX
JMP addaxbx
next1: CMP BX,CX
JAE addaxbx
MOV BX,CX
addaxbx: ADD AX,BX
MOV AH,4ch
INT 21h
CSeg ENDS
END start
（2） 请写出实现有符号双字变量VAR1和有符号字变量VAR2相乘，积存入SUM（6字节容量）的核心程序段（5分）
MOV AX,WORD PTR var1
MUL WORD PTR var2
MOV WORD PTR SUM,AX
MOV WORD PTR SUM+2,DX
MOV AX,WORD PTR var1+2
MUL WORD PTR var2
ADD WORD PTR SUM+2,AX
ADC WORD PTR SUM+4,DX
（3） 从键盘输入长度不超过40字节的字符串，然后将该串输出到显示器，写出核心程序段（键盘缓冲区自行定义，5分）。
LEA DX,bufname
MOV AH,0ah
INT 21h
MOV CL,bufname+1
XOR CH,CH
LEA DX,bufname+2
MOV BX,DX
ADD BX,CX
MOV BYTE PTR[BX],'$'
MOV AH,09h
INT 21h
第一章
1. 理解微型计算机的工作原理：事先把程序和数据存储到计算机的存储器中，只要将程序中第一条指令的地址给于计算机，控制器就可以根据存储程序中的指令顺序周而复始地取出指令、分析指令、执行指令，直到程序执行完。
2．熟悉计算机中的数制和码制，能够在各种数制间熟练转换：
十进制转换为R进制：整数部分和小数部分必须分别转换!整数部分：重复除基取余，逆序书写。小数部分：重复乘基取整，顺序书写。组合整数部分和小数部分
3．深刻理解计算机中2进制补码的表示范围和溢出原理：
一、双高位判别法设定溢出位 二、表示范围（略，重点是8位和16位） 三、最大值递增1即为最小值，最小值递减1即为最大值
4. 理解与应用：基本逻辑门及常用逻辑部件的真值表和符号
与门、或门、非门、与非门、或非门、异或门、138译码器
在使能端有效（G1为高电平，G2A和G2B为低）时，对3个输入CBA进行译码，使8个输出端之一有效（即为低电平），使能端无效时，译码器不工作，8个输出端全部无效（即为高电平）。
第二章
一、微处理器性能描述：掌握基本术语及特点
1．字长：计算机CPU与I/O设备和存储器之间同一时刻所能传送的数据的位数。字长是由微处理器对外数据通路的数据总线的条数决定的。8088称为准16位机，它对外的数据总线只有8条，内部数据总线为16条。8086称为16位机，它对内对外的数据总线都为16条。
2．字节：~是通用的基本单元，它由8个二进制位组成。
3．访存空间是指由该微处理器构成的系统所能访问的存储单元数，由地址总线的条数决定。
二、熟悉80x86内部结构，重点是8086/8088CPU
1．8086/8088CPU的内部由执行部件EU和总线接口部件BIU组成。EU由运算器、寄存器阵列和控制器组成。BIU由四个段寄存器CS、DS、SS和ES，指令指示器IP，指令队列缓冲器，地址产生器和总线控制器组成。
2．ALU按指令的寻址方式计算出16位的偏移地址EA，BIU根据EU送来的EA形成20位的物理地址，寻址1M字节（220=1M）的存储空间。
三、8086/8088的寄存器结构、编程概念：熟悉8086/8088CPU中通用寄存器和专用寄存器的编程特点及使用场合
1．8086/8088CPU中有13个十六位的寄存器和一个十六位且只用了9位的状态标志寄存器。
2．状态标志寄存器F中有6个状态标志，3个控制标志。状态标志反映EU执行算术或逻辑运算后的结果特征，控制标志控制CPU的操作。
标志位名称
1的意义
0的意义
进位标志CF
有进位或借位
无进位或借位
辅助进位标志AF
低4为有进位或借位
低4为无进位或借位
溢出标志OF
有符号数算术运算后溢出
无溢出
零标志ZF
结果为0
结果不为0
符号标志SF
结果为负数
结果非负
奇偶标志PF
结果中有偶数个1
结果中有奇数个1
方向标志DF
减址处理串
增址处理串
中断允许标志IF
开中断（INTR）
关中断（INTR）
陷阱标志TF
单步工作方式
正常执行程序
四、熟悉微处理器的三种总线的结构特征，重点是三种总线传送的信息及方向。
五、理解时钟周期、总线周期等术语的定义与含义
1．总线周期：BIU对存储器或I/O端口的一次访问称为一个~。
2．时钟周期：~是CPU的基本时间计量单位，由主频决定（1/主频秒）。8086/8088一个最基本的总线周期由4个时钟周期组成。
六、最大/最小工作方式的特点与应用
1．最小方式：~就是系统中只有8086/8088一个微处理器，所有的总线控制信号都直接由8088产生，系统中总线控制逻辑电路减到最少。最大方式系统中许多总线控制信号由总线控制器8288产生，而不由8086/8088产生。
2．地址锁存由8282/8283或74LS373、74LS244等完成；数据收发由8286/8287或74LS245等完成。
3．熟悉8086/8088最小/最大方式时下列控制信号的功能
控制信号
控制信号的中文名及功能
IO / M
（8088最小方式）存储器输入/输出控制信号：CPU访问的是存储器还是I/O设备（8086逻辑相反）
ALE
（最小方式）地址锁存信号：在T1状态将地址锁存入8282/8283等地址锁存器
INTA
（最小方式）中断响应信号：CPU发给外设的中断响应信号
DT/ R
（最小方式）数据收发控制信号：控制数据总线收发器8286/8287的数据传送方向
DEN
（最小方式）数据允许信号：数据总线收发器8286/8287的选通信号
MN/ MX
8088系统处于最大工作方式还是最小工作方式
MEMR
（最大方式）存储器读信号
MEMW
（最大方式）存储器写信号
IOR
（最大方式）外设读信号
IOW
（最大方式）外设写信号
4. 最小方式与最大方式下存储器与外设的读写控制信号。
七、8086/8088的基本操作时序
1．了解系统复位和启动操作：系统复位后CS=FFFFH，IP=0000H，IF=0。FFFF0H处存放一条无条件转移指令，转移到系统程序的入口处；系统程序中应设置一条开放中断的指令。
2．熟悉中断响应总线周期：花两个总线周期，第一个总线周期发一个负脉冲，表明外设中断已经得到允许；第二个总线周期让的8259A将外设的中断类型码n送到数据总线的D7~D0上，供CPU读取。
八、存储器组织及I/O端口组织：掌握8086/8088系统中存储器的组织方式，熟练掌握实际地址和逻辑地址的定义、表示方法及使用场合，熟悉字节数据、字数据、地址指针在内存中的存放形式、熟悉堆栈的组织及存取操作特点。
（一）存储器组织
1．8086/8088有20条地址线，可寻址到1MB的地址空间。存储器按字节编址，每个字节用唯一的物理地址表示。
（二）存储器分段
1．8086/8088的内部存放地址信息的寄存器（IP、SP、BP、BX、SI、DI等）都只有16位，因此必须对内存空间分段，才能寻址到1MB的内存空间。
2．每个段最大64KB（216），最小16B，段起始地址又叫段基址，段基址能被16整除（最低4位为0）。
3．段基址存放于CS、DS、SS和ES中。
（三）物理地址和逻辑地址
1．物理地址是CPU和存储器进行数据交换时使用的地址，是唯一能代表存储器空间每个字节单元的地址。
2．逻辑地址由段基址和偏移量两部分组成，都由16位无符号数组成。
3．一个物理地址可对应多个逻辑地址。
（四）堆栈：堆栈有入栈PUSH和出栈POP两种操作，遵循先进后出原则。堆栈操作最小是16位字操作，SP指示实栈顶。入栈减SP，出栈加SP。
（五）专用和保留存储器单元
1． 00000H～003FFH用来存放中断向量表。每个中断向量占4个字节，前2个字节存偏移地址（送IP），后2个字节存基地址（送CS）。1KB共存放256个中断向量。
2．FFFF0H～FFFFFH单元存放一条无条件转移指令，用于加电或复位时转系统初始化程序。
（六）单模块程序的四个现行段CS、DS、ES、SS
只要在程序中没有调用指令或中断发生，堆栈段可省缺。不设置的段就不在ASSUME中设定，也不用对相应的段寄存器进行初始化。
（七）I/O端口组织
1．I/O端口就是I/O芯片上的一个或一组寄存器。
2．I/O端口有两种编址方法：
（1）与存储器统一编址：将I/O端口地址置于1MB的存储空间中，把它们当作存储单元对待。对存储器的各种寻址方式都可以用于寻址端口，端口操作灵活。这种方式下端口与CPU的连接和存储器与CPU的连接类似，CPU不用增加专门的控制信号。但缺点是端口占用了一些存储器空间，执行I/O操作时，地址位长，速度较慢。
（2）采用独立编址的I/O：设有专门的输入指令IN和输出指令OUT，以对独立编址的I/O端口进行操作。用A0～A15共16条地址线可以寻址到64K个8位端口或32K个16位端口（两个连续的8位端口组成一个16位端口）。端口的寻址方式不分段，不用段寄存器。这种方式端口不占用存储器空间，执行I/O操作地址位短，速度较快。但需要CPU增加专门的I/O指令、增加专门的控制信号和I/O端口连接，硬件和控制较复杂。
九、了解高性能80X86，主要了解保护模式下的地址转换（不分页）过程，知道物理地址不是段基值乘以16加段内偏移。
第三章
1．深刻理解单精度浮点数的存储结构，给定十进制单精度浮点数能够写出其机器编码，或给出存储编码后能够写出对应的十进制数值。
2.掌握各种寻址方式的形式与特点，能够正确地判断寻址方式并熟练计算存储器操作数的物理地址，主要是存储器操作数的寻址方式的名称，以及基址R、变址R、比例因子、位移量四个成分的有无和表现形式。其中位移量可以是变量或常数，或者是它们的组合。
16位寻址
32位寻址
位移量
0,8,16
0,8,16,32
基址寄存器
BX,BP
任何32位的通用寄存器
变址寄存器
SI,DI
除ESP外的32位的通用寄存器
比例因子
无
1,2,4,8
3.重点掌握MOV、LEA、堆栈指令、算术运算和程序控制指令的特点与应用。
4.理解逻辑运算指令、移位指令、串操作指令的特点和基本功能。
第四章
一、重点掌握汇编语言源程序的分段结构、语句格式和常用运算符，如SEG、OFFSET、PTR等，理解标号和变量的属性。
二、掌握常用伪指令的作用和用法，重点是数据定义伪指令，段定义伪指令SEGMENT、ENDS、END、ASSUME等。
三、掌握DOS功能调用的方法（功能号送AH、在相应寄存器中存入该功能号要求的入口参数、执行INT 21H指令、分析出口参数），能熟练地用于汇编语言编程，重点是9、10和1、2、8子功能。
四、重点掌握分支程序和循环程序设计方法，包括结分支和循环程序的结构组成描述和应用：
（一）分支程序主体一般结构：
（1）条件判断；（2）非最后分支：条件转移至下一分支、当前分支功能、无条件转移结束本分支；（3）最后分支：当前分支功能。
（二）循环程序主体一般结构：循环初始化部分、循环体、循环参数修改部分和循环控制部分。
五、掌握多字（节）算术运算、排序等常用程序的设计方法。
六、子程序的基本结构：子程序说明（不必须）、保护现场、子程序体（功能部分）、恢复现场和子程序返回。
第五章
1.接口的基本概念：接口是把外设连接到总线上的一组逻辑电路的总称，是CPU与外界进行信息交换的中转站。
2. I/O接口的功能： （1）设备寻址：I/O地址译码与设备选择（把选中的接口与总线相接，未选中的与总线隔离）；（2）数据的缓冲与暂存（缓解接口与CPU工作速度的差异）；（3）执行CPU命令，对外设进行监测、控制与管理；（4）信号电平与类型的转换（形式、电平、功率、格式、码制等）。
3.接口技术：接口相关硬件电路和驱动软件的综合设计称为~。
4. I/O端口及其编址方式：见第二章
5.独立编址时的端口访问：可用的寄存器有累加器（存数据）和间接寻址寄存器DX；端口直接寻址和间接寻址的范围和应用，注意端口地址超过255只能用端口间接寻址。
第六章
一、熟悉半导体存储器的基本性能指标、分类及特点
1．计算机的存储器系统分为内存储器（主存）和外存储器（辅存）。
内存可以直接向CPU（运算器和控制器）提供数据和指令。内存具有读取速度快的特点，但容量较小，价格较贵。
外存是用来存放暂时不用的程序和数据。外存中的信息不能被CPU直接访问，但它可以与内存成批地交换信息，即外存中的信息必须先调入内存，然后才能被CPU访问。因此，外存的读取速度慢，但容量较大，价格较低。
2．半导体存储器的分类：
（1）按存储原理分： 静态存储器和动态存储器。 （2）按存取方式分：随机存取存储器RAM和只读存储器ROM。
3．RAM和ROM的异同
RAM和ROM都是计算机的内存储器，ROM的全称是Read Only Memory，即只读存储器，RAM的全称是Random Access Memory，即随机存取存储器，又称为读写存储器。 ROM用于存放内容不变的信息，所存储的信息在出厂时就已装入，用户只能读出，不能写入，故称其为只读存储器；ROM中的信息是用电路结构表示的，与是否通电无关，因此断电后信息不会丢失。一般将开机自检程序、系统初始化程序等必要的软件放在ROM中。 RAM用于存放正在使用的程序和数据；RAM中的信息可随时按地址进行存、取；由于RAM中的信息是由电路的状态表示的，所以断电后信息一般会立即丢失。
4．半导体存储器的基本性能指标：
（1）容量：指每块芯片上的能存储的二进制位数。用N×M表示，其中N为存储单元数，它决定了实现片内字选所需的地址线条数；M是每个存储单元的二进制位数，它决定了与该芯片连接的数据总线条数。
5．半导体存储器的特点：
（1）掌握静态RAM与动态RAM主要区别：动态RAM靠寄生电容电荷来存储信息，由于存在泄漏电流，需要刷新电路；而静态RAM不需要刷新。 （2）ROM存储器按存入信息的方式分为：掩模式ROM、可编程式PROM、可擦除式EPROM。
二、掌握随机存取存储器RAM的扩展
用m×n的芯片设计总容量为N字节的存储器需要芯片数TC为：
三、掌握主存储器的设计：
1．存储器的寻址
①完成寻址功能必须进行两种选择：片选（选择芯片）和字选（选择芯片中某一存储单元）。
②片选：又称外部译码，有部分地址译码和全地址译码两种。
（A）部分地址译码法：对地址总线部分高位线译码作为存储器的片选信号。优点逻辑电路简单；缺点是芯片与芯片之间的地址不邻接，寻址能力利用不充分。部分地址译码法适合于系统容量小于系统寻址能力的情况。
（B）全地址译码选择法：将高位地址线全作为译码器输入，译码器输出作为片选信号。全译码的优点是不浪费可利用的存储空间，可得到较大区域连续的存储区，缺点是译码电路复杂。
数据总线的连接是根据CPU的数据总线位数和存储器芯片的数据位数M来确定的。地址总线的连接是由存储器系统的容量要求和地址范围共同确定的。
2.存储器扩展：包括位扩展和字扩展
字扩展的电路连接方法是：将每个芯片的地址信号、数据信号和读／写信号等控制信号线按信号名称全部并连在一起，只将选片端分别引出到地址译码器的不同输出端，即用片选信号来区别各个芯片的地址。
3. 用74LS138设计存储器译码电路的方法和应用，关键（1）片内选择线的条数如何确定；（2）74LS138的CBA连接哪几条线，以及输出线连接哪块存储器芯片的片选端；（3）剩余高位线与74LS138连接很灵活，要深刻理解74LS138的工作原理。
第七章
1．可编程定时/计数器8254：具有计数和定时功能；2．8254有4个寄存器：初始值寄存器、计数输出寄存器、控制寄存器和状态寄存器。3．8254有3个独立的16位计数器通道；每个通道可编程设定为6种工作方式之一；每个计数器可设定为按二进制或BCD码计数（减法计数时的最大定时/计数值）。4．熟悉8254工作方式，重点掌握方式0、2、3的波形特点；会熟练地计算减法计数时的计数器初值；5. 掌握8254初始化的顺序并能按要求写出初始化程序段。
第八章
一、熟悉中断源的分类、中断优先级的定义与管理：
1．中断的定义与作用：程序在执行的过程中，由于自身或外部的原因（出现了事件），使运行被打断，让操作系统处理所出现的事件，到适当时候再让被打断的程序继续运行，这个过程称为中断。在微计算机系统中，引进中断能提高CPU和外设的利用率，使系统中出现的事件能得到及时的响应。
2．中断源：引起中断的事件称为中断源。
3．中断系统由内部软中断和外部硬中断构成。外部中断是通过硬件向CPU发中断请求信号，而引起CPU执行一个中断服务程序。外部中断又分为可屏蔽中断INTR和非屏蔽中断NMI。
4．断点保护与恢复：将断点处的CS、IP和标志寄存器的值压入堆栈保存起来，称为断点保护。当中断服务程序执行完后，将事先保存在堆栈中的断点信息弹回到相应的寄存器中，恢复中断时的状态，这个过程称为断点恢复。断点保护与恢复的目的是使中断处理结束后能正确返回断点处，继续执行下一条指令。
5．INTR中断的5个步骤：中断请求、中断判优、中断响应、中断处理和中断返回。
6. 中断响应的工作（4个方面：发响应信号、关中断、段点保护、获取中断服务程序入口）和中断处理程序的工作或结构：现场保护、开中断、处理事件、关中断、恢复现场、开中断、中断返回。
二、掌握硬中断INTR和NMI的异同点
1. 共同点：NMI和INTR中断都是通过外部硬件产生的；
2. 不同点：（1）分别为NMI引脚和INTR引脚；（2）NMI的响应不受状态标志IF的影响，而INTR中断请求只有当IF=1时才能得到响应；（3）NMI引起中断类型号为2的中断，不需要执行总线周期去读取中断类型号；而响应INTR时，必须在收到第2个INTA脉冲信号后，将中断类型号送到数据总线上供CPU读取；（4）触发方式不同：NMI是边沿有效触发，而INTR是高电平触发。（5）中断优先级不同：NMI高于INTR。
三、可编程中断优先权管理芯片8259A的应用
1．8259A最多可以直接管理8级中断，级联后最多可管理64级中断。2．8259A有中断请求寄存器、中断服务寄存器、中断屏蔽寄存器等。3．8259A允许外设有两种触发方式：电平触发方式和边沿触发方式。4．CPU送给8259A的两类命令：初始化命令字ICW（4个）和操作命令字OCW（3个）。5. 熟悉8259A的工作方式和命令字格式，会熟练地进行初始化编程。
第九章
熟悉8255A的基本性能、可编程端口寄存器及工作方式：
1．8255A的基本性能：具有3个相互独立的输入/输出通道，
A口有3中工作方式：方式0、方式1、方式2，B口有2中工作方式：方式0、方式1。
2．8255A的工作方式及组合情况；
（1）方式0：基本输入/输出
不用联络信号，不使用中断。2个8位通道和2个4位通道都可以选定作为输入或输出，因此方式0共有16种不同组合。
使用场合：同步传送或查询传送
（2）方式1：选通输入/输出（组合见PPT）
使用联络信号，可使用中断。每个通道有3个控制信号， C口的其余位仍可作为输入/输出。
在方式1时，每组通道本身输出和输入的组态是不同的，但是每组通道输出和输入的组态是固定不变的，不受另一组通道的影响。
（3）方式2：双向传输方式。可用查询方式或中断方式，需5条联络线。
相关资源：微机原理与接口技术复习提纲（合肥工业大学）
